复旦大学创新芯片生产技术，绕开EUV光刻机封锁发表时间：2022-12-12 20:18 为了阻止中国高科技的发展，美国公布了芯片法案，同时要求日本、欧盟的相关企业限制向中国出口先进芯片技术和设备，对生产芯片的关键设备光刻机，美国之前要求ASML禁止向中国出口7nm的EUV光刻机，现在更是要求ASML连14nm的DUV也要禁止出口给中国。 但是，这一切都无法阻止中国的发展，更加坚定了中国人发展高科技的决心。 12 月11日，复旦大学微电子学院官方公告，该学院教授周鹏、研究员包文中及信息科学与工程学院研究员万景团队研发出性能优异的异质CFET技术，绕过EUV光刻工艺，开辟一条崭新的芯片生产技术。相关成果已经发表在《自然 — 电子学》杂志上。 复旦大学的研究人员创新地设计出了一种晶圆级硅基二维互补叠层晶体管，可以在相同的工艺节点下，实现器件集成密度翻倍，从而获得卓越的电学性能。 极紫外光刻设备复杂，在现有技术节点下能够大幅提升集成密度的三维叠层互补晶体管 (CFET) 技术价值凸显，但全硅基 CFET 的工艺复杂度高且性能在复杂工艺环境下退化严重。 而这种硅基二维互补叠层晶体管利用成熟的后端工艺将新型二维材料集成在硅基芯片上，并利用两者高度匹配的物理特性实现 4 英寸大规模三维异质集成互补场效应晶体管。 芯片都是由晶体管组成的，晶体管越多，芯片性能越强。 传统集成电路技术使用平面展开的电子型和空穴型晶体管形成互补结构，从而获得高性能计算能力，但这种晶体管密度的提高主要是靠缩小单元晶体管的尺寸来实现。例如，最常见的案例就是半导体行业的高精度尺寸微缩，从 14nm ->10nm ->7nm ->5nm, 这些数字不代表实际栅距，这样一直按照 0.7 的倍率不断迭代。 而每一代工艺的进步，其实最终都是为了在有限的芯片面积中，塞进更多的晶体管。例如，所谓的7纳米工艺，其实最终代表的是也晶体管与晶体管之间的距离远近，实际7纳米不是指晶体管间的距离。但当芯片工艺进入到3nm时，要再微缩晶体管之间的距离就越来越难了，因为太近了会有短沟道效率，导致性能不稳定，漏电，功耗大，发热大等。 另外硅原子本身也是有大小的，不可能无限缩小，大家认为硅基芯片的极限在1nm，无法大规模量产比1nm工艺还先进的芯片。 在这样的情况下，如何提升芯片的性能呢？那就要通过其它的办法了，比如先进的封装技术，比如将晶体管的平面排列，变成上下排列，类似于NAND闪存的128层、232层堆叠一样，这样提升晶体管的密度，从而提升性能。 目前，最先进的光刻机是ASML的EUV光刻机，全球只有它能生产，而EUV光刻机是目前发展7nm以下先进工艺的关键设备，依靠这独占优势，ASML不断加倍提升EUV光刻机的售价，获取了丰厚利润。而中国和日本都在加速研发绕开EUV光刻机的先进工艺。 日本早已研发出无需EUV光刻机的NIL工艺，并且NIL工艺的成本比以EUV光刻机生产的先进工艺便宜六成，目前日本的NIL工艺已突破10nm。 近日日本推动软银、铠侠、丰田等八家企业成立的芯片企业Rapidus宣布与欧洲的IMEC芯片研发机构合作研发2nm工艺，目标同样是绕开ASML的EUV光刻机，加快先进工艺研发，并降低成本。 中国的复旦大学研发的、无需EUV光刻机的自研晶圆级硅基二维互补叠层晶体管技术，可以提高集成度，生产出高性能的芯片，这是中国又一家研究机构研发绕开EUV光刻机的芯片制造工艺。
复旦大学研发的这种技术可以实现晶圆级异质 CFET 技术。这种新技术，可以在芯片工艺不变的情况下，让器件集成密度翻倍。相比于硅材料，二维原子晶体的单原子层厚度使其在小尺寸器件中具有优越的短沟道控制能力。 研究人员创新地设计出了一种晶圆级硅基二维互补叠层晶体管，可以在相同的工艺节点下，实现器件集成密度翻倍，从而获得卓越的电学性能。 简单的来讲，将这项技术应用于芯片上，可以让芯片内部晶体管密度翻倍，从而实现性能提升。 台积电的10nm工艺，晶体管密度是0.53亿个每平方毫米，而7nm时，达到了0.97亿个每平方毫米，密度相当于翻倍。 但如果用上这种技术，就算是台积电10nm工艺的芯片，其晶体管密度也相当于7nm，相当于7nm的芯片了。 目前中芯还是14nm工艺，其晶体管密度大约是0.3亿个每平方毫米，如果使用上这项技术，则能达到0.6亿个每平方毫米。 达到这个密度后，就相当于三星8nm左右的水平，比7nm落后一点，但比10nm要强。 如果本身是10nm工艺，通过这一技术后，能达到7nm/6nm的水平了，这就可以绕过绕过 EUV 工艺，直接进入10nm以下了。 该技术将进一步提升芯片的集成密度，满足高算力处理器，高密度存储器及人工智能等应用的发展需求。 相关阅读 |
|
